POWER SUPPLY LINE STRUCTURE OF LSI PACKAGE

Patent Number:

JP5029531

Publication date:

1993-02-05

Inventor(s):

KIKKAI NOBUO

Applicant(s):

NEC ENG LTD

Requested Patent:

□ JP5029531

Priority Number(s):

Application Number: JP19910178632 19910719

IPC Classification:

H01L23/50

EC Classification:

Equivalents:

Abstract

PURPOSE:To prevent the malfunction of a control circuit due to power supply line noise, by dividing power supply lines for a plurality of kinds of circuits mounted on an LSI package into individual power supply lines for the respective circuits.

CONSTITUTION: In the power line structure of an LSI, at least a first circuit and a second circuit are mounted, and a power supply line for the first circuit and a power supply line for the second circuit are provided. That is, inner circuits mounted on an LSI package 1 are roughly divided into a control circuit 3 and an output buffer 6. Power supply lines to be used for both of the circuits are divided into a power supply line 2 for the control circuit and a power supply line 5 for the output buffer. Ground lines are divided into a ground line 4 for the control circuit and a ground line 7 for the output buffer. Thereby it can be prevented that noise generated in the output buffer 6 flows into the power supply lines 2, 7 and malfunction is caused in the control circuit 3.

Data supplied from the esp@cenet database - I2

and the second	ور به ويوهيه به دوره	the second secon			en de la companya de La companya de la co	And the second
	The state of the s	The state of the s				•
				A. C. A. S. A. S. A. C. C.		
					in the first of the second of	
						TANK TANK
	e eteropean					
				A MANAGER AND		
				erse en		
						120 m
					and the second seco	
						· · · · · · · · · · · · · · · · · · ·
4.						
•						
						•
						\$
•						*
		•				
			•	•		•
•	•					٠.
C	•					

(18)田林田林田(I)D)

公報(4) 特幹 噩 (E)

梅開平5-29531

(11)特許出國公開番号

(43)公陽日 平成5年(1993)2月5日

技術表示個所

F 斤内整理番号 を発出であ

M\$-2126

H01L 23/50

(51) lat CL

節査請求 未請求 弱宏項の数3(全 3 頁)


170年年代、11年-1677年9月1日 70年日 70年日	中央版式・ファー・ファスを出立し 東京都港区西新橋3丁目の番4号 (72)発明者 吉昭 信様 東京都港区西新橋三丁目の番4号日本電気	エンジニアリングな式会社内(つ)代理人 弁理士 内原 甘		
特顏平3-178632	平成3年(1991)7月19日		•	
(21)出题番号	(22) 出版日			

(54) 【発明の名称】 LSI パッケージの転覆ライン構造

(57) [数粒]

【構成】LSIパッケージ1に搭載された内部回路を倒 **即回路3 (入力パッファを含む) と出力パッファ6とに** 大別する。双方の回路に使用される電源ラインを制御回 路用の転換ライン2と出力パッファ用の転換ライン5と に分け、また、グランドラインを制御回路用のグランド ライン 4 と出力バッファ 用のグランドライン 7 とに分標 れた色質回路和設ライン用のリードフレーム11, 数額 回路グランドライン用のリードフレーム10,出力バッ ファ亀道回路用のリードフレーム9,出力パッファグラ 4. 亀淑ライン5,グランドライン7とそれぞれ被脱さ する。これに伴って、低級ライン2, グランドライン ンドライン用のリードフレーム 8 を散ける.

[効果] 電級ラインノイズによる制御回路の設動作を防 止することができる。



8-11:17-17-4

、特許館状の範囲」

請求項1】 少なくとも第1の回路と第2の回路を搭 徴し、前記第1の回路用の転還供給線と分離された前記 第2の回路用の電源供給線とを備えることを特徴とする LSIバッケーツの亀級ライン棒猫。 【精水項2】 前記第1の回路用の電源線は第1の電源

ラインと、第1のグランドラインと、向記第1の虹綴ラ イン, グランドラインにそれぞれ接続された第1の回路 用のリードフレームとからなり、前配第2の回路用の配 前記第2の亀綴ライン,グランドラインにそれぞれ被紛 された第2の回路用のリードフレームとからなることを **冷徴とする請求項 1 記載のLSIバッケージの亀額ライ** 頑碌は第2の電源ラインと、第2のグランドラインと、

【韓次頃3】 前配第1の回路は入力バッファを含む制 阿回路であり、前記第2の回路は出力バッファであるこ とを特徴とする請求項1または2配載のLSIパッケー シの気道シイン構造。

【免題の評価な説明】 [0001]

【産菓上の利用分野】本発明はLS 1パッケージの電源 ライン構造に関する。

【従来の技術】 従来のLS Iバッケーシにおける電源ラ インは、結戯している複数箱の回路に共通に亀級ウイン とグランドラインが一対で一組をなしていた。 [0002]

[0003]

ンと制御回路の亀綴ラインが同一であったため、出力バ ッファが動作すると負荷(容量)を充(放)電する電流 が負荷と出力パッファ間に流れ、この光(放)自信流が 大き過ぎると電源ラインにノイズが発生し、これが内部 (免明が解決しようとする課題) 従来のLSIバッケー ジの亀級ライン構造は、例えば出力パッファの電磁ライ 即御回路の餌動作を略発するという問題点があった。

【課題を解決するための手段】本発明のLSIの電源ラ イン構造は、少なくとも第1の回路と第2の回路を搭載 し、前記第1の回路用の電源供給機と分離された前配第 2の回路用の電源供給機とを備えている。

の亀級ラインと、第1のグランドラインと、前配第1の の回路用のリードノソームとからなり、 街記第2の回路 【0005】そして、前記第1の回路用の亀쟁機は第1 用の電源線は第2の電源ラインと、第2のグランドライ **略級ライン、グランドラインにそれぞれ接続された第**

8

ンと、偵覧第2の亀蔵ライン,グランドラインにそれぞ り、さらに包配路1の回路は入力パッファを包む短回回 路であり、前記第2の回路は出力パッファであってもよ れ接続された第2の回路用のリードフレームとからな

る。図1は本発明の一実施例を示すLSIパッケージの 【契紙例】次に本発明について図画を参照して説明す [0000]

とに大別する。双方の回路に使用される低級ラインを倒 [0007] LSIパッケーツ1に搭載された内部回路 ンドライン4と出力パッファ用のグランドライン7とに 匈回路グランドライン用のリードフレーム10,出力パ **ッファ虹越回路用のリードフレーム9,出力パッファグ** を街海回路3(入力パッファを合む)と出力パッファ6 阿回路用の亀瀬ライン2と出力パッファ用の亀湖ライン 5 とに分け、また、グランドラインを制御回路用のグラ ン4,亀原ライン5,グランドライン7とそれぞれ挺絡 **分盤する。これに伴って、亀銀ライン2,グランドライ** された倒御回路観測ライン用のリードフレーム11. **ランドライン用のリードフレーム8を設ける。**

[0009]なお、LSIバッケージ1に搭載する回路 出力パッファ 6 に発生したノイズが電磁ラインを回り込 (0008) このような接通のLSIバッケージでは、 11、本実施例で示した2種類に限るものではない。 んで包飾回路3を観動作させることはなくなる。

ッケージに搭載された複数種の回路用の亀添ラインを回 いため、私級ラインノイズによる財団回路の試動作を防 (発明の効果)以上説明したように本発明は、LSIパ 路毎に個別の亀板ラインに分離したので、例えば負荷と 出力パッファ固に流れる充(故)気色流による亀湖ライ 止することができるという効果を有する。 (00100)

【図1】本発明の一英瓶例を示すLSIパッケージのブ 【図画の簡単な説明】 ロック図である。

【作中の数配】

LSIバッケージ

色数シイン 医独回路 ص :-


グランドライン

8, ~11 J-F71-A 出力バッファ

[22]

カジェン 表域とつ5 アンドライン

8-11 19-474-4



て、内部電極層18の最上層及び最下層に位置する内部

電極厚/16 bはグランドに接続されグランド電極層とな を内部に構成する。この際、積層体11の内部におい 早満コンデン分Cin及び出力平満コンデンサCout ッケルからなる内部電極層16とを積層焼結して、入力 る。積層体11は人比勝電車が数千の黙電体層15と二 を飼からなる金属ケース14で覆うことにより構成す 報し、積層体11、電子部品12及び回路パターン13

3上にはんだ等で接続することにより教層体11上に搭 コイル、トランジスタ、ダイオード等を回路パターン1

16(18b) 16(16d) 16(16b) 16(16b)

1を含み、電子部品12、例式は制御回路用集務回路、

【解決手段】 DC-DCコンパーター10は積層体1

ず、低コストで製造できる積層セラ/シケ部品を提供す